طراحی و شبیه سازی یک کمک - پردازنده شبکه عصبی
چکیده
در این پروژه یک پردازنده عصبی طراحی شده است که می تواند برای شبیه سازی دسته وسیعی از شبکه ها که مقادیر حقیقی دارند به کار رود. هدف اصلی شبیه سازی الگوریتم انتشار معکوس خطا می باشد. واحد پردازش ریاضی به صورت ممیز شناور 24 بیتی طراحی شده است که شامل یک بیت علامت، 6 بیت نما و 17 بیت مانتیس می باشد. واحد fpu شامل چهار واحد ضرب کننده می باشد که به صورت simd قرار گرفته اند. اگر چه به اندازه یک سیکل کلاک تاخیر دارند تا پهنای باند حافظه محدودیت سرعت ایجاد نکند. همچنین شامل یک واحد جمع کننده و یک واحد نرمالیزاسیون می باشد. برای انجام فاز انتشار مستقیم و معکوس دارای دو دستور می باشد که به صورت مکمل بر روی بردار وزن عمل می نمایند. بدین ترتیب واحد fpu می تواند در هر کلاک یک عمل ممیز شناور را اجرا نماید.