طراحی و شبیه سازی مبدل های داده با سرعت بالای ghz برای کاربردهای پرسرعت و توان پایین مخابراتی
چکیده
چکیدهای برای این سند ثبت نشده است.
چکیدهای برای این سند ثبت نشده است.
در این پایان نامه یک مدار مرجع ولتاژ پایین با توان پایین ارایه گردیده است. در مدار مرجع پیشنهادی تمامی ترانزیستورهای mos در ناحیه زیرآستانه بایاس گردیده اند. در ساختار مدار برای کاهش حجم اشغالی بر روی ویفر و همچنین کاهش توان تلفاتی، از مقاومت استفاده نشده است، برای سازگاری بیشتر
دراین پایان نامه یک مبدل آنالوگ به دیجیتال طراحی شده از نوع سیگما-دلتا که دارای قسمتهای مربوط به طراحی مدولاتور و خازنهای کلید شونده است که در این کار فقط روی طراحی مدولاتور و بررسی انواع آن کار شده است .مدولاتورهای سیگما-دلتا نوعی از مبدل های آنالوگ به دیجیتال هستند که به دلیل ا
در این پایان نامه، یک مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. با پیشرفت تکنولوژی طراحی آپ-امپ با بهره و پهنای باند بالا برای افزایش دقت ولتاژ خروجی طبقات پایپ لاین بسیار دشوار است. حذف آپ-امپ و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جر
در سالهای اخیر محاسن پردازش سیگنال در حوزه دیجیتالی ، باعث دگرگونیهای چشمگیری در کاربردهای مختلف نظیر سیستمهای مخابراتی ، شبکه های انتقال اطلاعات و پردازش تصاویر شده است . در بخش گیرنده اکثر سیستمهای دیجیتالی از مبدل آنالوگ به دیجیتال برای تبدیل سیگنال ورودی استفاده شده و پردازش
بارهایی در حد چند کیلو وات همه روزه توسط شبکه ac شهری تغذیه می شوند. دستگاه جوش الکتریکی ، موتورهای القایی نسبتا بزرگ و ... از آن جمله اند . این بارها باعث افت ولتاژ و نوسان آن برای مصرف کنندگان مجاور می شوند. کارگاههای صنعتی کوچک که در مجاورت مصرف کنندگان خانگی قرار دارند نی
در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و
در این مقاله، یک مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. حذف تقویت کننده و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به عنوان mdac
در این مقاله یک بلوک مبدل سریال به موازی یک پردازنده FFT 8 نقطهای با استفاده از تکنولوژیum CMOS 13/0 ارائه شده است. بهدلیل مزیتهای بسیار مدارهای حالت جریان نسبت به مدارهای حالت ولتاژ، در این طراحی سعی شده است که از این گونه مدارها استفاده شود. بنابراین در این بلوک ابتدا باید و
در این مقاله به طراحی و شبیه سازی تقویت کننده کم نویز (lna) در فرکانس 2.4ghz در فناوری cmos پرداخته شده است. فرایند شبیه سازی با نرم افزار hspice rf انجام گرفته است. استفاده از ساختار کسکود به توان مصرفی پایین تر همراه با بهره ولتاژ و بهره توان بالاتر منجر می شود. شبکه ی تطبیق اض
در این مقاله به طراحی و شبیه سازی یک مدار مجتمع بازیابی ساعت و دادهی سریع با نرخ دادهی 5 گیگابیت برثانیه با روش فاز میانی پرداخته شده است. مدارهای بازیابی پالس ساعت و داده از اهمیت ویژهای در مخابرات نوری برخوردار هستند و در گیرندههای پرسرعت نقش کلیدی دارند. مدار پیشنهادی با ب
چکیده: انتقال انرژی بی سیم امروزه بسیار مورد توجه قرار گرفته است و در بسیاری از سیستمهای شارژ تلفن همراه،مدارهای قابل کاشت در بدن،ماشینهای برقی وRFID کاربرد فراوان دارد. از طرفی کاهش توان المانهای قدرت مورد استفاده در انتقال انرژی از مهمترین عوامل محدود کننده راندمان این نوع دستگ