یک گیرنده فرستنده ی سریال با سرعت 2/3 گیگابیت بر ثانیه با استفاده از ساختارهای pam و pwm.
چکیده
در ساخت این فرستنده گیرنده، از یک روش جدید مدولاسیون که ترکیب خاصی از مدولاسیون دامنه و مدولاسیون پهنای پالس می باشد، استفاده می شود. با استفاده از مدولاسیون ارائه شده، نرخ ارسال اطلاعات نسبت به نرخ ارسال هر سمبل به طور قابل ملاحظه ای زیاد می گردد. بنابراین isi ایجاد شده توسط کانال، همچنین فرکانس کلاک مورد نیاز در داخل چیپ، کم خواهد شد. در یک نرخ مشخص ارسال اطلاعات، با ارسال چندین بیت از طریق یک سمبل، پهنای باند مورد نیاز کانال کم شده و استفاده ی موثر از کانال افزایش می یابد. همچنین با ترکیب سیگنال کلاک و سیگنال دیتا و ارسال آن از طریق یک کانال، علاوه بر صرفه جویی در هزینه ایجاد یک کانال اضافی، مشکل "time skew" بین سیگنالهای کلاک و دیتا نیز بر طرف می گردد. با توجه به ساختار مدولاسیون ارایه شده، "کمترین پهنای پالس" و همچنین "کمترین اختلاف پالس" در سیگنال مدوله شده، بیشتر از مقدار tb است (tb پهنای پالس سیگنال باینری اولیه است). بنابراین میزان isi ناشی از کانال کاهش یافته و پاسخ "eye diagram" سیگنال مدوله شده بهبود خواهد یافت. به علت استفاده از مدولاسیون پهنای پالس، سیگنال کلاک در داخل سیگنال دیتا به طریق خاصی جاسازی می شود. بنابراین با استفاده از یک pll بسیار ساده، می توان سیگنال کلاک را از سیگنال دریافت شده در قسمت گیرنده، جدا کرد. با توجه به ساختار متناوب مدولاسیون ارائه شده، isi ناشی از عبور این سیگنال از یک فیلتر پایین گذر یا بالا گذردر مقایسه بایک سیگنال باینری تصادفی بسیار کم خواهد بود. همچنین در طراحی pll موجود دراین فرستنده گیرنده از یک ساختار جدید برای مدار charge pump"" استفاده شده که موجب انطباق بیشتر مسیرهای ""up و" "down می گردد. میزان "peak to peak jitter" برای کلاک بازیافتی در گیرنده در فرکانس 800 مگا هرتز برابر با 21 پیکو ثانیه و برای دیتای بازیافتی برابر با 56 پیکوثانیه است. توان مصرفی در فرستنده و گیرنده به ترتیب 220 و 35 میلی وات می باشد.
