جانمایی بهینه به منظور کاهش زمان مسیریابی بر روی برد fpga با استفاده از الگوریتم های تکاملی
چکیده
امروزه مدارات fpga نقش مهمی در طراحی سیستم های الکترونیکی دیجیتال دارند. در طراحی داخلی fpga نحوه ی قرار گیری بلوک های منطقی یعنی، جانمایی نقش مهمی در عملکرد بهتر مدار دارد. جانمایی به طور مستقیم زمان بندی، مسیریابی، طول و تراکم سیم ها را تحت تاثیر قرار می دهد. به طور کلی طراحی بهینه منجر به تولید قطعه الکترونیکی بهتر و در نتیجه هزینه کمتر در فرایند ساخت و تولید خواهد شد. در این پایان نامه الگوریتم های تکاملی ژنتیک، کلونی مورچه ها و کلونی زنبور عسل برای جانمایی بهینه بررسی شده است. وسعت دامنه ی کاربرد، سهولت استفاده و توانایی دستیابی به جواب بهینه از دلایل استفاده از این الگوریتم هاست. نتایج طراحی و جانمایی مدارها از لحاظ فضای اشغال شده، طول سیم های اتصالی و نیز تراکم سیم ها مقایسه می گردد. نتایج شبیه سازی ها نشان می دهد که روش ترکیبی جدید الگوریتم کلونی مورچه ها با جهش (aco+mut) می تواند ابعاد مدار و طول سیم ها را بهینه سازی کند، اما به علت نسبت عکس تراکم با اندازه نمی تواند تراکم را به خوبی الگوریتم کلونی مورچه ها بهینه نماید.