روشی توأمان برای جایابی و مسیریابی با هدف کاهش مجموع طول سیم و تراکم
چکیده
اشتیاق و توجه زیادی که به توسعه تکنولوژی مدارات مجتمع در 40 سال اخیر و جود داشته، موجب شده است که اندازه ترانزیستورها به طور نمایی کوچک شود. با کاهش سریع اندازه ترانزیستورها در تکنولوژی های جدید، در آینده کارایی مدارها بیشتر توسط اتصالات تعیین می شود تا سلول ها زیرا نسبت تأخیر سیم های سراسری به تأخیر سلول ها به شدت در حال افزایش است. پیشرفت های تکنولوژی ساخت مشکلات دیگری مثل نویز همشنوایی، تأثیرات القایی و ... را هم مطرح نموده است این مسایل بیانگر لزوم اهمیت بیشتر، به مسایل مربوط به اتصالات در روند طراحی است. روند طراحی سنتی بیشتر بر شکستن مساله طراحی فیزیکی از لحاظ پیچیدگی تاکید دارد تا اندازه مساله با بزرگ شدن اندازه مساله طراحی فیزیکی و با تکامل یافتن الگوریتم های مراحی مختلف طراحی فیزیکی، روش های جدید بیشتر به سمت شکستن ابعاد مساله با استفاده از روش های سلسله مراتبی و چند سطحی روی آورده اند. این کار در ترکیب مراحل افراز، جاسازی و جایابی و همچنین ترکیب مراحل مسیریابی جزیی و سراسری انجام شده و نتایج خوبی بدست آمده است. اما در زمینه ترکیب مراحل جایابی و مسیریابی کار خاصی انجام نشده است در حالیکه این دو مرحله برای بدست آوردن نتایج خوب به شدت به هم وابسته اند. هدف ما در این پایان نامه ایجاد روال طراحی است که دو مرحله جایابی و مسیریابی را به صورت همزمان انجام دهد در این روال با ترکیب جایاب ها و مسیر یاب ها ی چند سطحی، سعی شده است که در هر مرحله ابتدا جایابی و سپس مسیریابی در حد همان سطح انجام شود. نتایج مسیریابی هر مرحله به عنوان راهنما برای هدایت جایابی و مسیریابی در سع بعدی مورد استفاده قرار می گیرد. این روال بر روی دو جایاب مختلف دراگون و کپو پیاده سازی شده است نتایج این روال در کپو با روال سنتی کاملا قابل مقایسه است. در مورد دراگون، نتایج این روال با روال سنتی دراگون در نتایج پس از جایابی اختلاف زیادی دارد و بدتر است ولی در نتایج پس از مسیریابی، نتایج آنها بسیار به هم نزدیک است. این نتایج این امیدواری را می دهد که در آینده با بهبود الگوریتم های مورد استفاده در این روال و استفاده از بسترهای مختص این روال، نتایج از روال سنتی بهتر شود.