کاهش توان مصرفی در پردازنده های چند هسته ای
چکیده
با توجه به افزایش عملکرد و سطح بالای مجتمع سازی، توان مصرفی در پردازنده های مدرن، به یکی از مهم ترین نگرانی های طراحان در این زمینه تبدیل شده است. کنترل پویای ولتاژ و فرکانس و کاهش ولتاژ تغذیه یکی از موثرترین روش های موجود در کاهش توان مصرفی دستگاه های با بار محاسباتی متغیر است. تراشه های مدیریت توان به صورت گسترده ای در وسایلی مانند کامپیوترهای قابل حمل، تلفن های همراه، دستگاه های gps، دوربین های دیجیتال و ... مورداستفاده قرارگرفته اند، همچنین از این روش در صنعت برای اجتناب از استفاده متعدد از منابع تغذیه، جهت راه اندازی حس گرها، کنترلر ها و مدارات دیجیتال و آنالوگ استفاده می شود. از این رو مدارات مجتمع مدیریت توان مانند مبدل های dc_dc به یکی از اساسی ترین بلوک های موجود در وسایل قابل حمل با محدودیت باتری تبدیل شده اند. تمرکز اصلی این پایان نامه بر روی طراحی یک مبدل dc_dc باک در مد کنترلی ولتاژ با بهره وری بالا است. همچنین ساختارهای مختلف مبدل باک، مزایا و معایب هرکدام موردبررسی قرار گرفته است. بر این اساس یک مبدل باک mhz 15 همزمان، در مد کنترلی ولتاژ در تکنولوژی µm 0/18 طراحی و پیاده سازی شده است. در این طرح جهت رسیدن به پاسخ حالت گذرای مناسب، از یک تقویت کننده خطای جبران شده، جهت ایجاد سیگنال های کنترلی مبدل از یک مقایسه کننده پرسرعت و همچنین یک ساختار جدید مولد موج دندان¬ اره¬ای با توان مصرفی و ابعاد بسیار پایین در مقایسه با مدل های معمول ارائه شده است. همچنین با بهبود اندازه ترانزیستورهای قدرت، استفاده از مدار جلوگیری از همپوشانی لبه سیگنال کنترلی سوئیچ¬ها و شبکه کنترل با توان مصرفی پایین، حداکثر راندمان 93% تحت تبدیل ولتاژ v ?/1 به v 4/1 به دست آمده است و با استفاده از تقویت کننده خطای با پهنای باند بالا و انتخاب مناسب المان های شبکه جبران ساز، پاسخ گذرای سریع با زمان نشست حدود µsec 2/1حاصل شده است.