تحلیل و طراحی ضرب کننده فرکانسی مبتنی بر حلقه قفل شده تاخیر با سرعت بالا
چکیده
امروزه سنتزکننده ها و ضرب کننده های فرکانسی جزء جدایی ناپذیر سیستمهای مخابراتی به شمار می روند. یکی از مهمترین مدارات که به عنوان سنتز کننده فرکانسی، حلقه فقل شده فاز است. با توجه به نویز فاز، جیتر و سطح مقطع اشغالی زیاد حلقه های قفل شده فاز، همواره طراحی یک سنتز کننده فرکانسی، با نویز فاز، جیتر و سطح مقطع اشغالی کم یک چالش به شمار می رود. به همین جهت حلقه های قفل شده تاخیر با توجه به عملکرد بهتر از لحاظ نویز فاز و جیتر می توانند جایگزین مناسبی برای حلقه های قفل شده فاز باشند. در این رساله به طراحی و پیاده سازی یک ضرب کننده فرکانسی توسط حلقه قفل شده تاخیر خواهیم پرداخت که برای سیستم های بی سیم قابل استفاده است. در این طراحی کلیه قسمت های سنتز کننده فرکانسی از جمله: خط تاخیر کنترل شونده با ولتاژ، آَشکارساز فاز، پمپ بار به صورت کاملا بهینه طراحی می گردند و سعی بر این است که تمامی ویژگی ها به صورت مطلوب به دست آیند. اهدافی که در این رساله مطرح بوده اند عبارتند از: 1. تولید مضارب کسری (اعشاری) و نیز مضارب بزرگی از فرکانس ورودی با اصلاح ساختار متداول dll ها 2. بررسی جیتر ناشی از مرجع ورودی، سلول های تاخیر، آشکار ساز فاز- فرکانس و پمپ بار در dll 3. بررسی تاثیر نویز و عدم تطابق سلولهای تاخیر و تاثیر آنها در حلقه های قفل شده تاخیر 4. کاهش جیتر با کم کردن تعداد سلولهای تاخیر در حالتی که نیاز است مضارب زوجی از فرکانس ورودی تولید گردد 5. ارائه یک آشکارساز فاز جدید با مسیر ریست کم و یک آشکار ساز فاز- فرکانس آزمون پذیر 6. استفاده از الگوریتم گرادیان برای کاهش زمان قفل شدن dll نتایج شبیه سازی هر بخش در قسمت مربوطه ارائه شده است. نتایج برخی از ساختارهای جدیدی که در این رساله ارائه شده است، به شرح زیر است: - در طراحی حلقه قفل شده تاخیر سرعت بالا، 11 سلول تاخیر، با فرکانس ورودی 28 مگاهرتز استفاده شد که نتایج شبیه سازی حکایت از فرکانس خروجی 308 مگاهرتز، زمان نشست حدود 4 سیکل ورودی دارد. همچنین توسط این ایده بخشی از باند فرکانسی vhf نیز پوشش داده شده است. - در طراحی حلقه قفل شده تاخیر به صورت دیجیتالی با استفاده از ایده های مطرح شده یک dll با استفاده از 5 سلول تاخیر و فرکانس ورودی 480مگاهرتز شبیه سازی شده است. فرکانس مطلوب در باند بلوتوث 4/2 گیگاهرتز شده و زمان قفل شدن این مدار حدود 90 نانوثانیه و معادل با 42 سیکل کلاک ورودی گزارش شده است. - روابط ریاضی حاکم بر جیتر در حلقه های قفل شده تاخیر استخراج شد و صحت آنها با شبیه سازی مورد بررسی قرار گرفت. - یک آشکارساز فاز فرکانس پیشنهاد شده است که برای اولین بار قابلیت آزمون پذیری و تعیین محل خطا را دارد. شبیه-سازی ها در فرکانس 100مگاهرتز، حکایت از توان مصرفی 605 میکرووات، تاخیر مسیر ریست 300پیکو ثانیه و زمان glitch حدود 140 پیکوثانیه دارد.