لچ استاتیک مقاوم در برابر خطای نرم با تأخیر و توان مصرفی پایین
چکیده
اهمیت قابلیت اطمینان مدارها و خصوصاً اثر تششعات کیهانی و اشکالات ناشی از برخورد این ذرات به مدارات، با پیشرفت تکنولوژیِ ساخت مدارهای مجتمع و گذر از ابعاد میکرومتر به نانومتر به صورت چشمگیری افزایش یافته است. در این مقاله یک لچ استاتیک مقاوم در برابر خطای نرمِ ناشی از برخورد ذرات پرانرژی به سطح تراشه، جهت کاربرد در مدارهای با قابلیت اطمینان بالا معرفی می گردد. اساس روش پیشنهادی استفاده از فیدبک های چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است. شبیه سازی های انجام شده با نرم افزار hspice در تکنولوژی 65 نانومتر نشان می دهد ساختار پیشنهادی قادر به حذف اثرات تک رخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه حداقل دارای کاهش حدود 13 درصدی پارامترهای تأخیر و توان مصرفی می باشد.