طراحی و شبیه سازی یک پردازنده آرایه سیستولیک جهت کاهش خطای تخمین موقعیت هدف در رادار
Abstract(in Persian; no English abstract is available)
امروزه تعیین دقیق موقعیت هدف و ردگیری آن در رادار از اهمیت زیادی برخوردار است.اکثر رادارهای مدرن بایستی این قابلیت را داشته باشند که از روی موقعیت های اندازه گیری شده اولیه، موقعیتهای بعدی هدف را برای لحظات زمانی آینده تخمین زده و پیشگویی نمایند. از طرفی دیگر، تخمین بهینه موقعیت هدف نیازمند حل دقیق معادلات تخمین حالت هدف است. در این پروژه طراحی و معماری یک پردازنده آرایه سیستولیک و شبیه سازی آن با زمان توصیف سخت افزار vhdl ارائه شده است، بطوریکه این پردازنده قادر است معادلات تخمین حالت حداقل مربعات lse هدف را با استفاده از الگوریتم انتقال اورتونرمال givens ، با حداکثر دقت و در حداقل زمان ممکن حل نماید.