طراحی و پیاده سازی image sensor با تعداد 512 × 512 پیکسل در تکنولوژی ‍cmos

طراحی و پیاده سازی یک vcoi-q در پروسه0.18um تکنولوژی cmos با فرکانس مرکزی ghz4 و با دقت فاز بهتر از 0.2 درجه و jitter بهتر از psec1

اسیلاتور های کنترل شونده با ولتاژ به طور گسترده ای در مدارات فرستنده و گیرنده ی بی سیم و نیز مدارات بازیابی دیتا در ارتباطات سیمی به کار می روند. تقریبا درهر ساختار ارتباطاتی که بر اساس سیگنال های i و q طراحی شده باشد، از این سیگنال ها ، جهت مدولاسیون ، دمدولاسیون و حذف image است

طراحی و پیاده سازی یک دوربین دیجیتال یک میلیون پیکسل با قابلیت autofocus، در پروسه 35/0 µm cmos

طراحی و پیاده سازی الگوریتم تصویر تجمعی بر روی حسگر تصویر cmos

یکی از مهمترین معیارهای الگوریتم های پردازش تصویر قابلیت پیاده سازی آن ها به صورت زمان -حقیقی می باشد. پردازش های زمان - حقیقی دارای کاربردهای فراوانی از جمله تلفن های همراه، بینایی ماشین، نظارت بر صنعت و امنیت اطلاعات می باشند. از این رو مفاهیم و روش هایی که موجب تسریع انجام محا

طراحی و شبیه سازی یک مبدل dc-dc بهینه در تکنولوژی cmos

در این پایان نامه، منبع تغذیه سوئیچینگ باک به منظور استفاده در تجهیزات الکترونیکی قابل حمل طراحی و شبیه سازی شده است. به بیان روشن تر، این فرآیند ابتدا با تحلیل دقیق پاسخ فرکانسی مبدل باک و در نظر گرفتن تاثیر عناصر تشکیل دهنده ی آن و آثار پارازیتی آن ها به انجام رسیده است. سپس مح

طراحی و شبیه سازی تیونر گیرنده تلویزیون برای موبایل در تکنولوژی cmos

در ابتدای این تحقیق تلاش شده است تا ویژگی های تقویت کننده کم نویز و مخلوط کننده فرکانس بالا جهت پیاده سازی گیرنده تبدیل مستقیم برای استاندارد dvb-h ، استخراج گردد. به این منظور ابتدا چگونگی ارسال به کوتاهی مورد بررسی قرار گرفت تا الگوهای مورد نیاز برای استخراج ویژگی های گیرنده رو

طراحی و پیاده سازی یک پردازنده fft 512 نقطه ای با سرعت mhz 500 در پروسه 0.18um

در این پایان نامه در ابتدا با ایجاد تغییراتی در رابطه ی تبدیل فوریه گسسته (dft) آنرا به صورت رابطه ای بازگشتی در آورده ایم که دارای قابلیت محاسبه محتوای فرکانسی سیگنال تحت بررسی، به شکل پیوسته و مداوم با دریافت هر نمونه ی جدید از سیگنال می باشد. این رابطه را الگوریتم running fft

A 640×512 CMOS Image Sensor with Ultra Wide Dynamic Range Floating-Point Pixel-Level ADC

A 640×512 CMOS image sensor with an 8b bit-serial Nyquist rate ADC per 4 pixels achieves 10.5 × 10.5 μm pixel size at 29% fill factor in 0.35 μm CMOS technology. Binary floating point output with measured dynamic range of of 65536 : 1 is achieved by multiple sampling at exponenti

A 512×512 SPAD Image Sensor with Built-In Gating for Phasor Based Real-Time siFLIM

Fluorescence imaging is a widely adopted technique in various scientific disciplines for mapping chemical and biological characteristics or molecular interactions in cells by generating high contrast images in a non-invasive way. Recently, fluorescence lifetime imaging microscopy

A 0.13 μm CMOS System-on-Chip for a 512 × 424 Time-of-Flight Image Sensor With Multi-Frequency Photo-Demodulation up to 130 MHz and 2 GS/s ADC

A 640×512 CMOS image sensor with ultrawide dynamic range floating-point pixel-level ADC

A 512 × 512 SPAD Image Sensor With Integrated Gating for Widefield FLIM

512*512-Element GeSi/Si Heterojunction Infrared Image Sensor.