طراحی یک مدار حلقه ی قفل شونده در فاز
چکیده
در این پایان نامه طراحی یک حلقه ی قفل شونده در فاز برای کاربردهای فرکانس بالا در توان مصرفی پایین در نظر گرفته شده است. حلقه های قفل شونده در فاز تقریباً در تمام سیستم های مخابراتی استفاده می شوند. کاربردهای آن ها شامل بازیابی ساعت از سیگنال های دیجیتالی، مدولاسیون و دمدولاسیون، بازیابی سیگنال حامل از سیگنال های ماهواره ای و غیره می باشد. در مدار پیشنهادی با نوآوری در طراحی دو مدار آشکارساز فاز و پمپ بار که دو بلوک اساسی در حلقه های قفل شونده در فاز هستند، مداری با عملکرد بالا ایجاد شده است. در آشکارساز فاز پیشنهادی جهت افزایش سرعت از یک ساختار حلقه باز استفاده می شود. محدوده ی فرکانسی این آشکارساز از یک مگاهرتز تا سه گیگاهرتز و دارای مشخصه ی انتقالی خطی می باشد. در پمپ بار پیشنهادی با استفاده از روش بالک دریون و به کمک یک ساختار کسکود سعی در افزایش تطبیق جریان خروجی و همچنین افزایش سوئینگ ولتاژ خروجی شده است. برای کاهش اثرات نویز منبع تغذیه و زیرلایه در این مدار، از یک ساختار دیفرانسیلی جهت پیاده سازی نوسان ساز کنترل شده با ولتاژ استفاده می شود. در نهایت حلقه ی قفل شونده در فاز پیشنهادی با استفاده از تکنولوژی cmos، 0.18μm در محیط hspice شبیه سازی شده است. گستره ی تنظیم فرکانس در این مدار از ghz 1/22 تا ghz 2/22، در فرکانس مرکزی ghz 2 با توان مصرفی 1/7 میلی وات و به ضریب شایستگی db/hz -188/89 می باشد.